discipline Схеманы жобалау тілі – Verilog в Халықаралық ақпараттық технологиялар университеті

Схеманы жобалау тілі – Verilog курсы тілдің негізгі ұғымдары мен синтаксисін және оны цифрлық схемаларды модельдеу мен жобалауға қолдануды қамтиды. Курс барысында студенттер келесі тақырыптарды оқиды: 1. Verilog бағдарламасына кіріспе: тарих, негізгі түсініктер, модуль құрылымы. 2. Verilog синтаксисі: модульдердің, порттардың, айнымалылардың, операторлардың және өрнектердің сипаттамасы. 3. Цифрлық схемаларды модельдеу: комбинациялық және тізбекті логикалық схемаларды құру. 4. Тестілеу және жөндеу: схемалардың дұрыс жұмыс істеп тұрғанын тексеру үшін симуляторларды пайдалану. 5. Verilog синтезі: Verilog кодын чиптегі физикалық элементтерге түрлендіру. 6. FPGA схемасының дизайны: Бағдарламаланатын логикалық құрылғыларды бағдарламалау үшін Verilog пайдалану.

Образовательная программа 6B06106 Есептеу техникасы және бағдарламалық қамтамасыз ету

ВУЗ Халықаралық ақпараттық технологиялар университеті

Несиелер 6

Селективті тәртіп

Оқу жылы 3

Семестр 2